“유리 인터포저 기반 첨단 패키징 공정 주목”…Moldex3D 세미나서 언더필·워페이지 해석 기술 공유

[산업일보]
첨단 반도체 패키징 기술이 고집적·고대역폭 구조로 빠르게 전환되는 가운데, 유리 인터포저 기반 공정 안정성과 언더필(MUF·CUF) 해석 기술이 주요 과제로 부상하고 있다. 이러한 흐름 속에서 차세대 패키징 공정 해석 사례와 시뮬레이션 기반 분석 기술이 공개됐다.

홍익대학교 김봉중 교수는 5월 20일 서울 양재 엘타워에서 열린 ‘2026 Moldex3D Technical Seminar: IC-Packaging’에서 ‘2.5D 첨단 반도체 패키징을 위한 유리 인터포저 기반 언더필/MUF 공정 기술’을 주제로 발표를 진행했다.

이번 세미나는 이티에스소프트가 주관했으며, 첨단 반도체 패키징 공정에서 요구되는 언더필 유동 해석과 워페이지(Warpage) 분석, 공정 신뢰성 확보 방안 등을 공유하기 위해 마련됐다.

김 교수는 최근 유리 인터포저(Glass Interposer)가 첨단 패키징 분야에서 주목받는 배경에 대해 설명했다.

그는 “유리는 실리콘과 비교했을 때 물리적 특성이 유사하면서도 고주파 대역에서 손실 특성이 우수하고, 대면적 기판 적용이 가능하다는 점에서 차세대 인터포저 소재로 검토되고 있다”고 말했다.

이어 “디스플레이 공정을 활용할 경우 8인치, 12인치 수준을 넘어서는 대형 기판 생산이 가능해 가격 경쟁력 측면에서도 장점이 있다”고 설명했다.

발표에서는 유리 인터포저 기반 2.5D 패키징 구조에서 발생하는 언더필 공정 내 보이드(Void) 메커니즘 분석 결과가 소개됐다.

김 교수는 보이드 발생 원인을 크게 두 가지로 구분했다. 첫 번째는 엣지 영역과 중앙 범프 밀집 구간 간 유동 속도 차이에 의해 발생하는 벌크 에어 트래핑(Bulk Air Trapping) 현상이며, 두 번째는 범프 후면에서 발생하는 마이크로 보이드(Micro Void) 현상이다.

이를 분석하기 위해 연구팀은 캐필러리 넘버(Capillary Number, CA)를 활용한 유동 해석을 수행했다.

김 교수는 “CA 값이 1보다 낮은 경우에는 표면장력(surface tension)이 지배적인 안정적 유동이 나타나지만, 값이 커질 경우 점성(viscous force)이 지배하면서 보이드 발생 가능성이 높아진다”고 설명했다.

연구팀은 다양한 점도, 표면장력, 압력, 온도, 칩 간격(Gap), 접촉각(Contact Angle) 조건을 적용해 유동 특성을 시뮬레이션했다.

해석 결과, 높은 온도 조건에서는 점도가 낮아져 보이드 발생량이 감소했으며, 칩과 인터포저 사이 간격이 넓을수록 유동 안정성이 향상되는 것으로 나타났다. 반면 압력은 단순히 높다고 해서 보이드가 줄어드는 것은 아니었으며, 특정 조건에서 최적 압력 영역이 존재하는 것으로 분석됐다.

또한 친수성이 높아 접촉각이 낮은 조건에서 보이드 발생이 상대적으로 적은 경향도 확인됐다.

발표에서는 HBM(High Bandwidth Memory) 구조를 포함한 2.5D 패키징 환경에서의 워페이지 해석 결과도 소개됐다.

연구팀은 8개 HBM 칩과 MPU 칩이 배치된 유리 인터포저 구조를 기반으로 시뮬레이션을 수행했으며, 실제 몰딩(Molding) 공정 조건과 동일한 온도·압력·시간 데이터를 적용해 해석 정확도를 검증했다.

김 교수는 “실험 결과와 시뮬레이션 결과를 비교했을 때 약 9.5% 수준의 편차를 확인했다”며 “유리 인터포저 기반 패키징 공정에서 시뮬레이션 활용 가능성을 확인할 수 있었다”고 밝혔다.

이어 “현재 다양한 기업 및 연구기관과 협력해 유리 인터포저, 3D 패키징, 하이브리드 본딩 관련 연구를 진행하고 있다”고 덧붙였다.